Kapsultekno.com- Perusahaan manufaktur semikonduktor (chip), TSMC (Taiwan Semiconductor Manufacturing Company) tengah mengembangkan teknologi pengemasan (packaging) semikonduktor generasi baru bernama CoPoS (Chip-on-Panel-on-Substrate).
Teknologi tersebut kabarnya mampu menurunkan biaya produksi sekaligus meningkatkan performa chip, terutama untuk kebutuhan kecerdasan buatan (AI) yang semakin kompleks. Langkah tersebut menjadi penting di tengah melonjaknya permintaan chip AI dari perusahaan-perusahaan teknologi global.
Selama beberapa tahun terakhir, industri semikonduktor menghadapi tantangan karena ukuran chip AI terus membesar.
CoPoS TSMC Usung Panel Persegi yang Lebih Besar
Berbeda dengan teknologi CoWoS yang menggunakan wafer silikon berbentuk bulat, CoPoS memanfaatkan panel persegi yang lebih besar sebagai media pengemasan chip. Pendekatan ini memungkinkan lebih banyak chip diproses dalam satu siklus produksi, sehingga meningkatkan utilisasi material dan menekan biaya manufaktur, dikutip dari TrendForce.
Menurut laporan industri, perkembangan CoPoS didorong oleh kebutuhan AI generatif. Sebagai contoh, GPU AI generasi terbaru membutuhkan area kemasan yang jauh lebih luas dibandingkan chip konvensional. Dengan panel persegi, jumlah chip yang dapat diproses menjadi lebih banyak dibandingkan menggunakan wafer 12 inci tradisional.
TSMC dilaporkan telah memulai pembangunan jalur produksi percontohan (pilot line) CoPoS dan menargetkan teknologi tersebut siap memasuki tahap produksi massal sekitar 2028 hingga 2029.
CoPoS TSMC Dorong Performa Lebih Tinggi dengan Biaya Lebih Rendah
Keunggulan utama CoPoS terletak pada efisiensi produksi. Dengan area panel yang lebih luas, biaya per chip dapat ditekan karena jumlah unit yang dihasilkan dalam satu proses meningkat.
Selain itu, teknologi ini memungkinkan integrasi lebih banyak chip dan memori dalam satu paket, yang pada akhirnya berkontribusi pada peningkatan kinerja sistem AI dan pusat data. TSMC juga sedang mengembangkan berbagai teknologi pengemasan lanjutan lainnya, termasuk CoWoS generasi berikutnya dan SoIC (System-on-Integrated-Chips) berbasis 3D stacking.
Perusahaan menilai kombinasi teknologi fabrikasi mutakhir dan pengemasan canggih akan menjadi kunci untuk memenuhi kebutuhan komputasi AI dalam beberapa tahun mendatang.
Meski demikian, adopsi CoPoS masih menghadapi tantangan teknis. Salah satu kendala terbesar adalah menjaga kestabilan panel berukuran besar selama proses produksi massal, termasuk mengatasi risiko deformasi (warpage) yang meningkat seiring bertambahnya ukuran substrat.
Jika berhasil dikomersialisasikan sesuai jadwal, CoPoS berpotensi menjadi salah satu inovasi paling penting dalam industri semikonduktor, sekaligus membantu menekan biaya produksi chip AI generasi mendatang yang selama ini terus meningkat.